

# École Polytechnique de Montréal

Département de génie informatique et de génie logiciel

## INF6500 Structures des ordinateurs

Automne 2015

### Plan de cours

**Professeur coordonnateur du cours:**

Nom : Sylvain Martel  
Bureau : M-4408 (Pavillon Lassonde)  
Téléphone : (514) 340-4711 poste 5098  
Courriel : sylvain.martel@polymtl.ca

**Site Internet du cours:** [www.nano.polymtl.ca/inf6500](http://www.nano.polymtl.ca/inf6500)

**Horaire :** Cours : Mardi 12h45-15h45 au B-314 (et dans certains cas le mercredi 12h45-15h45 au L-3712 – voir horaire dans ce plan de cours) Laboratoire : Mercredi 12h45-15h45 au L-3712.

#### **Description du cours**

Concepts de base en architecture des ordinateurs (ex. mémoire cache, etc.) et principaux composants d'un ordinateur contemporain: processeurs, mémoire, interconnexions et communications. Architectures pour applications spécialisées, industrielles et médicales. Structures complexes à plusieurs processeurs. Plateformes d'implémentation incluant FPGA et CPLD. Caractéristiques des ordinateurs pour des applications critiques et/ou en temps réel. Périphériques et interfaces aux processeurs incluant le choix des convertisseurs et méthodes de conversions analogique-numérique. Avantages et désavantages des principales architectures d'interface analogique pour ordinateurs.

#### **1. Introduction**

Le cours INF6500 « Structures des ordinateurs a pour objet l'étude de l'organisation interne des ordinateurs et des interfaces d'entrée/sortie, des différents choix des unités fonctionnelles par rapport à des applications données, et un survol des différentes structures matérielles de systèmes informatiques modernes.

Le cours se base sur une vision moderne des structures d'ordinateurs où les structures ne sont pas seulement à l'intérieur d'un boîtier indépendant mais plutôt constituées de réseaux de systèmes informatiques interconnectés. Dans cette perspective, le cours couvre les aspects du matériel à plusieurs niveaux de hiérarchie et peut couvrir les sous-systèmes d'un processeur jusqu'aux

fonctions matérielles d'interface avec l'extérieur. Le cours ne comporte aucun examen et l'apprentissage se base sur des présentations orales et débat en classe sur des systèmes et/ou problèmes réels et des séances de cours magistraux. Ces cours seront données pour couvrir les connaissances de base nécessaires aux étudiants pour l'évaluation de systèmes informatiques modernes qu'ils présenteront devant la classe.

## 2. Objectifs d'apprentissage

Au terme de ce cours, l'étudiant devra:

- Avoir une compréhension générale du fonctionnement du point de vue architectural et des options ou choix architecturaux des principales unités matérielles d'un ordinateur telles que les processeurs, les mémoires, les interfaces entrée/sorties et les différentes structures d'acquisition de signaux analogiques et numériques, incluant le choix des convertisseurs, des filtres actifs, etc., les interconnexions, structures à plusieurs processeurs, et le choix de composantes dans les structures modernes d'ordinateurs telle que la logique programmable.
- Avoir une compréhension générale et une vue d'ensemble des différents aspects du matériel à plusieurs niveaux de hiérarchie d'un système informatique moderne.
- Démontrer une capacité à rechercher et présenter des informations relatives à la structure des ordinateurs de manière efficace et d'identifier les raisons des choix relatifs aux technologies et architectures utilisées.

## 3. Modes d'évaluation

Voir Horaire

L'évaluation de la performance des étudiants se fera de la façon suivante :

*Remarque : Les critères d'évaluation pour les présentations sont les suivants :*

*Contenu et connaissance du sujet, organisation de la présentation, clarté des aides visuelles et susciter l'intérêt de l'audience*

### Étude approfondie et débat d'un système informatique

En classe à la dernière séance.

Doit couvrir les aspects suivants :

Types de processeurs

Unité centrale de traitement

Mémoires

Bus

Réseaux d'interconnexions

Contrôleurs

Technologie d'implémentation  
 Multiprocesseurs  
 Interfaces analogiques

#### **4. Horaire par semaine consécutive (la semaine de relâche n'est pas comptabilisée)**

Il y aura 5 cours généraux donnés par le professeur. Ces cours couvriront les aspects fondamentaux des structures des ordinateurs modernes pour donner les informations requises pour les études de cas concrets qui seront présentés par les étudiants.

Cours 1 – Processeur et unité centrale de traitement  
 Cours 2 – Mémoires  
 Cours 3 – Bus, contrôleurs et réseaux d'interconnexion  
 Cours 4 – Multiprocesseurs  
 Cours 5 – Interfaces analogiques

Chaque cours sera suivi plus tard de présentations données par les étudiants sur une étude de cas avec emphase sur ce qui a été couvert au cours précédent suivi d'un court débat. Cette approche permettra aux étudiants d'approfondir la théorie sur des exemples concrets de structures informatiques modernes.

*(Semaine de relâche : Pas de cours le 13 Oct.)*

##### **1 Sept.**

- Bienvenue et introduction au cours, description du fonctionnement du cours et de la méthode d'évaluation
- Cours général : Cours 1 – Processeur et unité centrale de traitement

##### **8 Sept.**

- Cours général : Cours 2 – Mémoires

##### **15 Sept.**

- Présentations processeurs + mémoires (groupe 1) **(10 pts)**

##### **22 Sept.**

- Présentations processeurs + mémoires (groupe 2)

##### **23 Sept.**

- Cours général : Cours 3 – Bus, contrôleurs et réseaux d'interconnexion

##### **29 Sept.**

- Cours général : Cours 4 – Multiprocesseurs

##### **30 Sept.**

- Travail équipe (architecture complète – architecture générale)

**6 Oct.**

- Travail équipe (architecture complète – processeurs (UCT))

**7 Oct.**

- Travail équipe (architecture complète – mémoire cache)

**20 Oct.**

- Travail équipe (architecture complète – mémoire principale)

**21 Oct.**

- Travail équipe (architecture complète – buses et réseaux)

**27 Oct.**

- Travail équipe (architecture complète – contrôleurs et implémentations)

**28 Oct.**

- Travail équipe (architecture complète) – Avantages

**3 Nov.**

- Présentation et débat architecture multiprocesseurs (demi-classe - individuel) – **(10 points)**
- Remise rapport architecture multiprocesseurs (individuel) **(20 points)**

**4 Nov.**

- Présentation et débat architecture multiprocesseurs (demi-classe - individuel)

**10 Nov.**

- Cours 5 – Interfaces analogiques

**11 Nov.**

- Débats - architectures surprises **(10 points)**

**17 Nov.**

- Présentation et débat interfaces analogiques (demi-classe - individuel) – **(10 points)**

**18 Nov.**

- Présentation et débat interfaces analogiques (demi-classe - individuel)

**24 Nov.**

- Présentation et débat : architecture complète (groupe 2) – **(10 points)**

**25 Nov.**

- Présentation et débat : architecture complète (groupe 1)

**8 Déc.**

- Rapport équipe (groupes 1 et 2) - architecture complète (**30 points**)

**Contenu du cours****Heures**

- |  |   |
|--|---|
| 2. Introduction  | 3 |
| <ul style="list-style-type: none"> <li>– Bienvenue et introduction au cours et systèmes informatiques, description du fonctionnement du cours et de la méthode d'évaluation</li> <li>– Introduction aux caractéristiques des ordinateurs pour les différents modes d'opérations (critiques et en temps réel) (latence, déterminisme, etc.).</li> <li>– Courtes présentations des étudiants sur un système informatique (processeur, mémoire, I/O, etc.). Évaluation du niveau de connaissance par sessions interactives.</li> </ul>  |   |
| 3. Processeur et unité centrale de traitement  | 3 |
| <ul style="list-style-type: none"> <li>– Niveau du matériel</li> <li>– Choix et niveau de l'interaction matériel-logiciel</li> <li>– Architectures RISC et CISC</li> <li>– Répertoires d'instructions et caractéristiques générales (registres, etc.).</li> </ul>  |   |
| 4. Études de cas : processeurs et unité centrale de traitement   | 3 |
| <ul style="list-style-type: none"> <li>– Présentations par les étudiants</li> <li>– Période de questions, débat, discussion et analyse</li> </ul>  |   |
| 5. Mémoires  | 3 |
| <ul style="list-style-type: none"> <li>– Caractéristiques de l'antémémoire (mémoire cache) (niveau, dimensions, vitesse d'accès)</li> <li>– Type d'antémémoires et avantages : correspondance directe, associative par ensemble, pseudo-associative, plus niveau d'associativité</li> <li>– Dimensions et nombre de blocs : impacts sur la performance</li> <li>– Algorithmes de remplacement (LRU, aléatoire, FIFO, etc.)</li> <li>– Types d'implémentations</li> <li>– Option d'écriture (écriture simultanée, réécriture)</li> <li>– Tampon d'écriture, choix des caractéristiques et impact sur la performance</li> <li>– Types de mémoire (volatile et non-volatile)</li> <li>– Spécifications (ex. vitesse et débit)</li> <li>– Techniques d'augmentation du débit (mémoire entrelacée, mémoire élargie, etc.)</li> <li>– Systèmes de stockage et fiabilité</li> </ul> |   |
| 6. Études de cas : mémoires  | 3 |
| <ul style="list-style-type: none"> <li>– Présentations par les étudiants</li> <li>– Période de questions, débat, discussion et analyse</li> </ul>  |   |
| 7. Bus, contrôleurs et réseaux d'interconnexions   | 3 |
| <ul style="list-style-type: none"> <li>– Types de bus</li> <li>– Options dans le design et choix d'un bus et impact sur la performance</li> <li>– Méthodes de synchronisation (asynchrone, synchrone, poignée de mains (handshake), transactions éclatées (split transactions), interrogation (polling) versus interruption, etc.)</li> <li>– Réseaux d'interconnexions de type MMD, LAN et WAN</li> </ul>   |   |

– Topologies et modes d'arbitration	
– Caractéristiques de performance	
– Différents types de contrôleurs que l'on retrouve dans les ordinateurs	
– Implémentations sur électronique programmable (FPGA, CPLD) ou non-programmable	
8. Révision de la matière vue par interrogations par le professeur (partie 1) et avec études de cas et présentations des étudiants (groupe 1)	3
9. Révision de la matière vue en classe par interrogations par le professeur (partie 2) et avec études de cas et présentations des étudiants (groupe 2)	3
10. Multiprocesseurs	3
– Types d'architectures multiprocesseurs (SISD, SIMD et MIMD)	
– Types de communication (mémoire partagée vs. envoi de message)	
– Architectures à mémoire partagée (SMP – UMA et DSM – NUMA)	
– Architectures « envoi de message » (RPC)	
– Protocoles de cohérence	
– Protocoles d'invalidation d'écriture et de mise à jour des écritures)	
– Techniques de synchronisation	
– Principales topologies	
– Granularités dans les architectures multiprocesseurs	
11. Études de cas : multiprocesseurs	3
– Présentations par les étudiants	
– Période de questions, débat, discussion et analyse	
12. Interfaces analogiques	3
– Choix des structures d'interfaces analogiques	
– Choix des spécifications	
– Types de convertisseurs analogue à numérique (parallèle « flash », à comptage d'impulsions, à approximations successives, Sigma-delta)	
– Conversion numérique à analogique	
– Choix d'un convertisseur pour une application spécifique	
– Types et choix des filtres actifs (Tschebychev, Cauer, Bessel)	
13. Études de cas : interfaces analogiques	3
– Présentations par les étudiants	
– Période de questions, débat, discussion et analyse	
14. Étude de cas en classe d'une structure d'ordinateur moderne.	3
	<b>39 heures</b>
<b>TOTAL :</b>	

### **Structure des laboratoires (contenu et heures)**

*(Les laboratoires doivent être incorporés dans les 13 semaines de cours.)*

**Contenu des travaux pratiques et dirigés****Heures**

1. 6 sessions de 3 heures avec disponibilité pour encadrement  
(travail en équipe pour l'étude d'une architecture d'un ordinateur complexe  
où le rapport final doit avoir beaucoup de détails techniques)
  - Lab. 1 (processeur), lab. 2 (mémoires) lab. 3 (mémoires caches), lab. 4 (Bus,  
contrôleurs et réseaux d'interconnexions), lab. 5 (multiprocesseurs), lab. 6  
(interfaces analogiques)

**TOTAL :**

---

**18 heures**